硅實(shí)驗(yàn)室(又名“芯科Technology”，納斯達(dá)克：SLAB)最近推出了最新一代PCI Express？(PCIe？5.0規(guī)格的完整時(shí)鐘解決方案組合可以提供同類(lèi)產(chǎn)品中最佳的抖動(dòng)性能，并具有顯著的設(shè)計(jì)余量。Si5332任意頻率時(shí)鐘系列產(chǎn)品可產(chǎn)生抖動(dòng)性能為140fs RMS的PCIe第五代參考時(shí)鐘，優(yōu)化了PCIe SerDes性能，并在裕量上滿(mǎn)足第五代規(guī)范。Si5332時(shí)鐘可以產(chǎn)生PCIe頻率和通用頻率的任意組合，可以在各種應(yīng)用中實(shí)現(xiàn)時(shí)鐘樹(shù)集成。
硅實(shí)驗(yàn)室還提供Si522xx PCIe時(shí)鐘發(fā)生器和Si532xx PCIe緩沖系列，可提供2路、4路、8路或12路PCIe Gen 1/2/3/4/5兼容輸出，是數(shù)據(jù)中心應(yīng)用中各種PCIe端點(diǎn)時(shí)鐘的理想選擇。
數(shù)據(jù)中心硬件設(shè)計(jì)，包括網(wǎng)絡(luò)接口卡、PCIe總線(xiàn)擴(kuò)展器和高性能計(jì)算加速器，越來(lái)越多地使用低功耗1.5V或1.8V電源，以最大限度地降低整體功耗。Si522xx和Si532xx器件采用1.5-1.8V電源供電，這是業(yè)界功耗最低的PCIe時(shí)鐘和緩沖器。Si522xx和Si532xx的輸出驅(qū)動(dòng)器利用硅實(shí)驗(yàn)室公認(rèn)的推挽式高速電流控制邏輯(HCSL)技術(shù)，不需要采用恒流輸出驅(qū)動(dòng)器技術(shù)的傳統(tǒng)PCIe時(shí)鐘所需的外部終端電阻。
硅實(shí)驗(yàn)室的新時(shí)鐘產(chǎn)品與PCIe第五代通用時(shí)鐘、分離參考無(wú)擴(kuò)頻(SRNS)和分離參考獨(dú)立擴(kuò)頻(SRIS)架構(gòu)完全兼容。雖然PCIe第五代有更嚴(yán)格的抖動(dòng)要求，但硅實(shí)驗(yàn)室的新型號(hào)產(chǎn)品不需要分立電源濾波器組件，這簡(jiǎn)化了印刷電路板布局，并確保板級(jí)噪聲不會(huì)降低時(shí)鐘抖動(dòng)性能。電路板設(shè)計(jì)人員可以無(wú)縫升級(jí)現(xiàn)有的PCIe 1/2/3/4代設(shè)計(jì)，并利用引腳兼容的Si5332、Si522xx和Si532xx時(shí)鐘輕松實(shí)現(xiàn)該設(shè)計(jì)，以利用更快的PCIe串行接口。
硅實(shí)驗(yàn)室時(shí)鐘產(chǎn)品總經(jīng)理詹姆士威爾森說(shuō)：“硅實(shí)驗(yàn)室致力于提供一流的時(shí)鐘解決方案，以便輕松遷移到更高速度的PCI Express。數(shù)據(jù)中心設(shè)計(jì)人員希望使用PCIe Gen 5來(lái)提高CPU和工作負(fù)載加速器之間的互連速度，包括GPU、FPGA和專(zhuān)用加速器解決方案。增加網(wǎng)絡(luò)、存儲(chǔ)和AI資源的帶寬將有助于行業(yè)過(guò)渡到400G以太網(wǎng)。”
硅實(shí)驗(yàn)室PCI Express時(shí)鐘抖動(dòng)工具已更新，包括精確測(cè)量PCIe第五代參考時(shí)鐘抖動(dòng)所需的濾波器。該軟件大大簡(jiǎn)化了PCIe時(shí)鐘抖動(dòng)測(cè)量，并確保根據(jù)PCI-SIG Gen 1/2/3/4/5通用時(shí)鐘、SRNS和SRIS規(guī)范的要求應(yīng)用適當(dāng)?shù)臑V波器，同時(shí)提供易于讀取的結(jié)果。這種用戶(hù)友好的公用設(shè)施在silabs.com/pcie-learningcenter.免費(fèi)提供
技術(shù)中心 
在線(xiàn)計(jì)價(jià) 
2020-12-22 09:12:53
微信公眾號(hào)
粵公網(wǎng)安備 44030702002479號(hào)